Welche Bedeutung hat der FSB (FrontSideBus)?
Der Frontsidebus ist die Verbindung des Prozessors mit eventuellen externen Zwischenspeichern (z.B. 3rd Level Cache) und dem Hauptspeicher. Er hängt vom Prozessortakt ab. Die Frequenz und die Busbreite geben an, mit welcher Geschwindigkeit (MB/s) der Prozessor externe Daten verarbeiten kann. Um keine Performanceverluste hinnehmen zu müssen, sollte der Arbeitsspeicher dieselbe Geschwindigkeit wie der Frontsidebus haben und nicht schneller oder langsamer Arbeiten. Um dies verändern zu können, existieren sogenannte Teiler welche das Verhältnis vom Frontsidebustakt zum Speichertakt festlegen.
Die Standarttaktraten des Frontsiedebusses liegen bei 100 MHz, 133 MHz, 166 MHz und 200 MHz. Bei Apples G5 (alias PowerPC970) Prozessor liegt der Frontsidebus immer bei halben Prozessortakt. Da die bisherigen Verfahren zu langsam sind, gibt es verschiedene Verfahren um die Performance des Frontsidebusses zu erhöhen. Die am Meisten verbreiteten Verfahren sind das DDR-Verfahren und das Andere das so genannte QDR-Verfahren. Das DDR-Verfahren wurde von AMD verbreitet, bei ihm werden pro Takt zwei Datenwörter übertragen, eins auf der aufsteigenden Taktflanke und eines auf der fallenden Taktflanke. Das QDR-Verfahren arbeitet ähnlich, allerdings werden hierbei ganze vier Datenwörter pro Takt übertragen.
Aktuelle Prozessoren (wie z.B. die AMD Hammer Prozessoren) haben jedoch keinen Frontsidebus im eigentlichem Sinne mehr, diese CPUs haben ein oder zwei integrierte Speichercontroller sowie einen zusätzlichen Hypertransporttunnel für die Daten der Peripheriecontroller und die der Schnittstellen.
Die Standarttaktraten des Frontsiedebusses liegen bei 100 MHz, 133 MHz, 166 MHz und 200 MHz. Bei Apples G5 (alias PowerPC970) Prozessor liegt der Frontsidebus immer bei halben Prozessortakt. Da die bisherigen Verfahren zu langsam sind, gibt es verschiedene Verfahren um die Performance des Frontsidebusses zu erhöhen. Die am Meisten verbreiteten Verfahren sind das DDR-Verfahren und das Andere das so genannte QDR-Verfahren. Das DDR-Verfahren wurde von AMD verbreitet, bei ihm werden pro Takt zwei Datenwörter übertragen, eins auf der aufsteigenden Taktflanke und eines auf der fallenden Taktflanke. Das QDR-Verfahren arbeitet ähnlich, allerdings werden hierbei ganze vier Datenwörter pro Takt übertragen.
Aktuelle Prozessoren (wie z.B. die AMD Hammer Prozessoren) haben jedoch keinen Frontsidebus im eigentlichem Sinne mehr, diese CPUs haben ein oder zwei integrierte Speichercontroller sowie einen zusätzlichen Hypertransporttunnel für die Daten der Peripheriecontroller und die der Schnittstellen.